# PACKAGE FOR SEMICONDUCTOR INTEGRATED CIRCUIT

Patent number:

JP63244659

Publication date:

1988-10-12

Inventor:

**OGAWA DAIKI** 

Applicant:

NIPPON ELECTRIC CO

Classification:

- Intérnational:

H01L23/50

- european:

**Application number:** 

JP19870078055 19870330


Priority number(s):


JP19870078055 19870330

Report a data error here

## Abstract of JP63244659

PURPOSE:To absorb the stress due to thermal expansion, by the effect of deformation of pin terminals, by providing at least three pin terminals among ones vertically arranged with protrusions in the manner in which a necessary and sufficient distance between a printed board and a main body is maintained. CONSTITUTION:The title package comprises the following: a main body 1 made of ceramic, a plurality of metal pin terminals 2 vertically arranged on one surface of the main body 1, and protrusions 3 fixed to at least three pin terminals among them. The protrusions 3 are arranged at a position a length (a) 3-7 times the external diameter of the pin terminal down from the main body 1. The part of length (a) of the pin terminal 2 constitutes a leg part 4. A stress in the direction of an arrow generates because of the difference of thermal expansion between the main body 1 and the printed boad 5 at the time to of solder dipping. However, the leg part 4 between the main body 1 and the printed boad 5 is made long, so that the stress is absorbed by the deformation of the leg part 4. Thereby, a solder part 6 is prevented from generating cracks.





Data supplied from the esp@cenet database - Worldwide

⑲ 日本国特許庁(JP)

①特許出願公開

## @ 公 開 特 許 公 報 (A)

昭63-244659

@Int\_Cl\_4

識別記号

庁内整理番号

母公開 昭和63年(1988)10月12日

H 01 L 23/50

N-7735-5F

審査請求 未請求 発明の数 1 (全3頁)

図発明の名称

半導体集積回路用容器

願 昭62-78055 ②特

願 昭62(1987)3月30日 29出

大 樹 砂発 明

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 金出 願 人

東京都港区芝5丁目33番1号

弁理士 内 原 邳代 理 人

明細書

発明の名称

半導体集積回路用容器

#### 特許請求の範囲

半導体集積回路チップを内部に搭載する本体 と、該本体の一面に垂直に設けられる所定の外径 を有する金属製の複数のピン端子と、該ピン端子 のうち少くとも3本の前記本体からの距離が前記 外径の3~7倍の位置に固着される突起とを含む ことを特徴とする半導体集積回路用容器。

#### 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路用容器に関する。

「従来の技術)

従来の半導体集積回路用容器は、第3図に示す ように、セラミックを材料とした本体1の一裏面 に垂直に複数の金属製のピン端子2を設けた構造

になっていて、ピン婚子2のうち端部の2~3本 に突起3を固着している。突起3は本体1からピ ン端子2の外径の1~2倍の長さbの位置に固着 され、第4因に示すように、プリント基板5の穴 にピン蝎子2を挿入したとき挿入される深さを制 限している。又、容器によってはピン端子に突起 のないものもあった。

プリント基板5の穴にピン端子2を挿入した 後、はんだ6ではんだ付実装を行うが、この時、 プリント基板 5 が加熱されて矢印の方向 B 及び C に膨張する。本体1の膨張はアリント基板5に比 べて小さいので、第5図(a)に示すように、矢 印の方向Cに応力が作用し、第5図(b)に示す ように、はんだ6にき裂7を生じる。

(発明が解決しようとする問題点)

上述した従来の半導体集積回路用容器は、ビン 帽子がアリント基板に深く挿入される構造である ため、はんだディップによる実装の際、又は、使 用時の熱履歴により、セラミックの本体とアリン ト基板の熱脳張率の違いからはんだ付部分又は、

#### 特開昭63-244659(2)

セラミック本体のピン増子の付根の部分に応力がかり、はんだにき裂がはいるなどの障害が発生するという欠点がある。特に、多数のピン増子を有する半導体集積回路においては、その容器も大きくなるので、プリント基板との無勝張量の差が大きくなり、このような障害発生の頻度が高くなるという欠点がある。

#### 〔問題点を解決するための手段〕

本発明の半導体集積回路用容器は、半導体集積 回路チップを内部に搭載する本体と、該本体の一 面に垂直に設けられる所定の外径を有する金属製 の複数のピン端子と、該ピン端子のうち少くとも 3本の前記本体からの距離が前記外径の3~7倍 の位置に固着される突起とを含んで構成される。 (本体例)

次に、本発明について図面を参照して説明する。

第1図は本発明の一実施例の断面図である。

第1図に示すように、セラミックを材料とする 本体1と、本体1の一表面に垂直に設けられた金 具製の複数のピンペ子2と、ピンペ子2のうち少くとも3本に固着した突起3とを含む.

突起3は本体1からピン端子2の外径の5倍の 長さaの位置に設けられ、ピン端子2の長さaの 部分が脚部4を構成する。

第2図(a)及び(b)はそれぞれ第1図の実施例をプリント基板にはんだ付実装したときの突起を有するピン蝎子部の拡大断面図である。

第2図(a)に示すように、はんだディップ時の本体1とプリント基板5との熟跡張量の差により、矢印の方向Aに応力が加わるが、第2図(b)に示すように、本体1とプリント基板5との間の脚部4が長くなっているため、脚部4が変形することにより応力を吸収しはんだ6にき裂が発生することを防止する。

なお、多数のピン 端子 2 を有する場合においても、本体 1 の同一面内の少くとも 3 本のピン 端子のみに突起 3 を設けることで、プリント 基板 5 と本体 1 の距離は必要十分に保たれるので、突起のないピン 端子を含むた全ピン 端子に上記と同様の

ことがいえる。

#### 〔発明の効果〕

以上説明したように本発明は、本体の一表面に垂直に設けられたピン端子のうち少くとも3本にプリント基板上に実装した際に必要十分な間隔起アリント基板と本体との間に生じるように突起が変けることにより、無断限により発生する応力をピン端子の変型により吸収できるので半導体集積回路の信頼性を向上できるという効果がある。

## 図面の簡単な説明

第1 図は本発明の一実施例の断面図、第2 図 (a)及び(b)はそれぞれ第1 図の実施例をア リント基板にはんだ付実装したときの突起を有す るピンペ子部の拡大断面図、第3 図は従来の半導 体集積回路用容器の一例の断面図、第4 図は第3 図の半導体集積回路用容器をアリント基板にはよ だ付実装したときのアリント基板の断面図、第5 図(a)及び(b)はそれぞれ第4 図の突起を有 するピンペテ部の拡大断面図である。 1 … 本体、 2 … ピン端子、 3 … 突起、 4 … 脚部、 5 … プリント基板、 6 … はんだ、 7 … き裂。

代理人 弁理士 内 原



## 特開昭63-244659(3)

